LLZO固态电解质短路如何发生？且看Nature Nanotechnol最新理解

锂金属电极的应用受限于枝晶生长问题，而LLZO石榴石固态电解质因其高离子迁移数、优异稳定性和高机械强度被视为有前景的解决方案。然而，在实际电池工作中，锂仍会穿透LLZO导致短路，其初始成核机制尚存争议，目前焦点集中在Li|LLZO界面和LLZO晶界两类起始位点。早期研究将锂成核归因于非理想的Li|LLZO界面，包括润湿性不足和表面污染物导致的接触不良与离子传输不均，界面工程虽能降低电阻，但高电流下短路仍不可避免，暗示存在其他主导因素。借鉴其他陶瓷体系可知，空间电荷效应是导致晶界处离子和电子电导变化的主导机制。电活性晶界由核与相邻空间电荷层构成，带电缺陷偏析至核会产生空间电荷电势，进而通过载流子在空间电荷区的重新分布（富集或耗尽）显著改变局部电导率。例如，掺钆氧化铈晶界因氧空位耗尽使离子电导下降六个数量级，而掺锶镓酸镧晶界因空穴积累使电子迁移数增加六倍。类似地，LLZO晶界处观察到的传输不均匀性暗示空间电荷形成可能是决定其局部电学性质的关键因素。

【工作介绍】  

在此，美国麻省理工学院Jennifer L. M. Rupp教授等人研究表明锂镧锆氧晶界带有离子型内建电荷，锂空位在界面处积累，从而产生局域电势（20 °C 时为−0.15 V），该电势改变了晶界附近的载流子分布，一方面阻碍了离子传输，另一方面使电子电导相比材料体相提升了30倍。这种失衡在电池工作过程中引发内部锂金属成核，并加速短路失效。为缓解电荷积累，作者提出通过调控加工过程中的氧活度和掺杂剂化学计量比，来精确调节原子尺度的化学组成和界面电势。这些优化措施能够均化离子传输并减少电子泄漏，从而使本征临界电流密度达到1 mA cm^-2。本文的研究结果揭示了局域缺陷构型如何调控电荷传输，并为无机固态电解质在纳米尺度上的化学指导优化提供了路径。

相关研究成果以“Charged grain boundaries limit short-circuit endurance in garnet solid-state battery electrolytes”为题发表在Nature Nanotechnology上。

【内容详解】

晶界空间电荷性质

作者选取25 mol% Ta掺杂的LLZO（Li_6.5La₃Zr_1.5Ta_0.5O₁₂）作为模型体系，以排除Al、Ga等易促进第二相形成的掺杂剂。烧结后样品为纯立方相，相对密度达96%，平均晶粒尺寸约2.35 μm，元素分布均匀。通过变温电化学阻抗谱（EIS）分析对称Li|LLZO|Li电池，区分了体相、晶界和电极的阻抗贡献。结果显示，20 °C下，体相电阻为407 Ω（电容~10^-11 F），晶界电阻为29.4 Ω（电容~10^-8 F），二者电容差异使得贡献可清晰分离。同时，经尺度归一化计算，跨晶界离子电导率（2.15×10^-5 S cm^-1）比体相（6.96×10^-4 S cm^-1）低约30倍，表明局域晶界电阻率实际大于体相，体相和晶界的离子电导活化能分别为0.418 eV和0.433 eV。

进一步基于空间电荷模型，由阻抗响应计算出电活性晶界投影厚度约5.24 nm（20 °C），空间电荷宽度约2 nm，且随温度降低而增宽，暗示低温下核电荷积累更显著。绝对空间电荷势在20 °C时为0.150 V，−40 °C时降至0.123 V，但温度归一化势垒高度随温度降低而增加，与边界宽度扩展一致。开尔文探针力显微镜（KPFM）测量进一步确认了势垒的净符号。接触电势差（CPD）图显示晶界处一致存在约−0.16 V的负电势降，与阻抗法得到的0.15 V高度吻合。不同晶界间CPD变化范围为−0.06至−0.21 V，表明空间电荷性质存在局域差异，可能源于核的晶体学结构不同导致缺陷偏析程度各异。

图1.LLZO晶界处空间电荷性质的全局平均与局域测量。

晶界核电荷的起源

进一步探究了LLZO晶界核电荷的起源，将其归因于锂空位（V′_Li）的偏析。锂空位作为LLZO中的主要体相缺陷，其偏析在热力学上有利，导致核处积累负电荷。为验证这一机制，研究者利用基于密度泛函理论训练的机器学习力场（MLFF），选取未掺杂LLZO的Σ5(120)晶界模型进行计算。无缺陷晶界形成能为1.18 J m^-2（MLFF结果），与经典MD模拟值（1.39 J m^-2）吻合。引入锂空位后，相对缺陷形成能（ΔDFE）计算显示，晶界核处（x≤10 Å）的ΔDFE相比体相（约15 Å）降低了多达−1.06 eV，证实了锂空位向核偏析的热力学优势。进一步径向累积分布函数（CDF）分析表明，核处V′_Li−Zr的第一配位壳层CDF显著减少，暗示缺Zr区域是锂空位的优先陷阱位点。这一偏析趋势在Σ3(112)晶界中也得到验证，表明不同晶界间存在一致的负电荷缺陷积累。

实验上，扫描透射电子显微镜（STEM）确认晶界无第二相。电子能量损失谱（EELS）分析显示，晶界处Li K-edge峰面积平均降低14.8% ± 4.66%，对应锂浓度降低3至20倍，直接证实了锂空位在晶界处的优先积累。不同晶界间锂耗尽程度存在差异（7%–20%），表明空位偏析具有局域可变性，这与KPFM观察到的局域电势空间差异相一致。

图2.LLZO电解质晶界核处的缺陷偏析与电荷积累。

空间电荷模型与晶界电导率

基于以上结果，作者提出了空间电荷模型来解释LLZO晶界处离子电导降低与电子电导升高的现象。宏观与微观表征表明晶界核具有本征负极性，过剩负电荷导致空间电荷层内导带和价带向上弯曲，进而引起空穴积累与电子耗尽。过剩核电荷主要由离子缺陷重新分布补偿，考虑本征肖特基缺陷对，负电性核被补偿形成正空间电荷区，导致锂空位耗尽和氧空位积累。由于锂空位是LLZO主要离子载流子，其耗尽限制了离子跨晶界传输，而LLZO具有p型电子电导，空穴积累则促进了沿晶界的电子传输，这些预测与文献中晶界处低离子电导和高电子电导的观测一致。

基于载流子分布对模型进行量化分析显示，−0.15 V平均电势使空间电荷层内锂空位耗尽约30倍，在迁移率相等假设下对应离子电导率降低30倍。KPFM测量的局域电势变化（−0.06至−0.21 V）转化为离子电导率2至205倍降低，与先前理论预测（3至200倍）吻合。同时，相同电势下空穴积累使电子电导率增加约30倍。多晶LLZO电子电导率（10^-8至10^-7 S cm^-1）比单晶（5×10^-10 S cm^-1）高一至两个数量级，验证了空间电荷形成导致晶界电子电导显著提升的结论。

图3.LLZO晶界处的空间电荷模型与载流子重新分布。

烧结气氛对晶界性质的影响

除此之外，作者还探究了烧结气氛对LLZO晶界空间电荷及电化学性质的影响，基于氧分压（p_O2）与锂空位浓度的动态关系，低p_O2促进锂空位形成，研究假设提高烧结p_O2可降低体相锂空位含量，从而抑制其向晶界偏析并减轻空间电荷积累。为此，分别在氩气和氧气气氛下烧结Ta掺杂LLZO。两样品均保持纯相，相对密度相近（~96%），晶粒尺寸可比（~2.2 um）。氧气烧结样品锂含量略高，符合高氧活度降低锂空位浓度的预期。电化学阻抗谱显示，LLZO-O₂晶界电阻（23.8 Ω）显著低于LLZO-Ar（35.5 Ω），电边界宽度从6.36 nm缩小至4.67 nm，体相-晶界离子电导率差距从34.9倍降至31.2倍。总电子电导率从2.07×10^-8降至1.02×10^-8 S cm^-1。由于LLZO为p型导体，高p_O2下体相电子电导本应增加，实际观察到的降低归因于空间电荷缓解。最终，晶界离子迁移数提升使临界电流密度（CCD）从0.290 mA cm^-2（LLZO-Ar）提高至0.650 mA cm^-2（LLZO-O₂），平均CCD从0.320±0.024提升至0.600±0.037 mA cm^-2。

图4.通过改变氧分压（p_O2）调控烧结气氛以改善晶界电传导。

Ta掺杂对晶界性质的影响

第二种策略利用Ta掺杂剂在LLZO晶界处的偏析来调控空间电荷性质。预期较高浓度的Ta掺杂向负电性核偏析，可抵消核电荷、缓解空间电荷势。作者合成了12.5、25和50 mol%三种Ta掺杂样品，EDS证实Ta在晶界处富集（核33.3 at% vs 体相24.3 at%），同时Zr耗尽，验证了Ta取代Zr的偏析机制。掺杂引起体相适度变化，最高掺杂下晶粒尺寸增大50%至3.07 μm，拉曼光谱显示Li⁺占位从八面体向四面体位点转变。体相电阻随掺杂先减后增，初始增强源于锂空位载流子增加，后续降低归因于低迁移率四面体位点占位主导。与体相依赖不同，晶界离子电导率随掺杂单调上升，电阻从48.2降至7.83 Ω，局域离子电导率提升五倍，总电子电导率降低约三分之一。晶界离子迁移数改善使CCD从0.410显著提升至0.980 mA cm^-2，平均值从0.440±0.024翻倍至0.880±0.086 mA cm^-2，证实了Ta掺杂通过空间电荷调控有效抑制锂成核的策略。

图5.掺杂剂偏析及其对减小晶界电导率差异的影响。

【全文总结】

综上所述，本文揭示了空间电荷在调控LLZO晶界处局域离子电导和电子电导方面所起的关键作用，表明晶界核处发展出负的空间电荷势，导致空间电荷区内锂空位耗尽和空穴积累。载流子浓度的局域变化，为LLZO晶界处观察到的低离子电导和高电子电导确立了热力学根源。鉴于两种载流子的动力学行为均受空间电荷性质调控，我们利用这些认识发展了晶界工程策略，以降低传输不均匀性并抑制孤立锂成核。首先，调节烧结气氛以改变本征缺陷平衡，从而最小化核处负电荷缺陷的积累。其次，引入Ta施主掺杂剂以促进正电荷向核偏析，从而抵消晶界处的本征空间电荷。通过采用这种缺陷驱动的策略来最小化空间电荷，成功提高了LLZO晶界处的离子电导并降低了电子电导。本文对空间电荷的靶向调控使得LLZO的临界电流密度（CCD）得以提升，达到了最高1 mA cm^-2的水平。在更小的尺度下，工艺与表征的复杂性呈指数增长，这导致纳米尺度晶界方面存在大量的知识空白。

【文献信息】

Hyunwon Chu, Thomas Defferriere, Proloy Nandi, Waldemar Kaiser, Lukas M. Wolz, Fran Kurnia, Kun Joong Kim, Willis O’Leary, Thomas Altantzis, Johan Verbeeck, David A. Egger, Sara Bals, Johanna Eichhorn, Harry L. Tuller  1 & Jennifer L. M. Rupp✉, Charged grain boundaries limit short-circuit endurance in garnet solid-state battery electrolytes, Nature Nanotechnology, https://doi.org/10.1038/s41565-026-02206-0